[Cryo Etch] Part 4. 산업 적용 사례 및 미래 전망

※ 본 파트는 필자의 해석과 의견이 일부 포함되어 있습니다. 다만, 공개 자료와 업계 발표를 바탕으로 최대한 사실에 근거해 정리했습니다.

[Cryo Etch] Part 1. Etching 공정의 개요와 Cryo Etch 공정의 재조명

[Cryo Etch] Part 2. Plasma Etching의 원리와 한계

[Cryo Etch] Part 3. Cryogenic Etching의 원리와 등장 배경

[Cryo Etch] Part 4. 산업 적용 사례 및 미래 전망

[Cryo Etch] Part 5. 개인 정리 및 공부 방향

[Cryo Etch] Part 6. 개인 정리 및 공부 방향 2

0. 한 장의 기사, 흐름을 요약하다.

---

램리서치, 삼성 3nm GAA 공정에 최첨단 식각장비 공급 - 전자부품 전문 미디어 디일렉

 

사진 1, 램리서치, 삼성 3nm GAA 공정에 최첨단 식각장비 공급, THEELEC, 2022.02.10, 장경윤 기자

위 기사에 따르면 2022년경 삼성은 이미 3nm, GAA 공정에 사용될 램리서치의 식각 장비를 도입했습니다.
메모리를 주도하는 삼성이 램리서치를 선택했다는 점에서,

램리서치는 이 분야의 선두 주자 중 하나라는 점을 알 수 있습니다.
 

1. 삼성 GAA 공정, Lam Research의 Cryo 1세대~3세대 진화

---

• 1세대 Cryo (2019년):
• 1980년 극저온 식각 기술을 시작으로 2019년 1세대 극저온 기술 Cryo를 선보였고
• 영하 63도 수준에서 식각 효율, 생산성을 대폭 끌어올렸습니다.
• 3세대 Lam Cryo™ 3.0(2024년 이후):
• 100:1 고종횡비 식각, 기존에 비해 2.5배의 E/R, 에너지 소비량 40% 감소하여 탄소 배출량 90% 감소. 현재 램리서치의 7,500개 이상의 HAR 유전체 식각 챔버 중 약 1,000개가 이미 극저온 식각기술을 사용 중입니다.

참고자료:

Lam Research Introduces Lam Cryo™ 3.0 Cryogenic Etch Technology to Accelerate Scaling of 3D NAND for the AI Era

 

2. HBM/NAND 스케일링 → 1000단 대응 공정 전략

---

지금까지 살펴본 바, 인공지능 시대가 도래하며 고용량, 고성능의 메모리 수요가 폭발적인 걸 알 수 있습니다.
HBM, Ai 용 낸드 플래시는 그 핵심이고요.
그중 낸드 플래시는 지난 10년간 주로 수직 적층(Vertical Scaling)을 통해 밀도를 높여왔으며 이는 HAR 식각 기술에 크게 의존합니다.
램 리서치는 이러한 고객의 요구를 충족시키기 위해 Lam Cryo™ 3.0를 개발했고, 앞으로 10um 깊이의 메모리 채널을 0.1%의 편차로 식각이 가능할 정도로 정밀도를 올려 1,000단 3D 낸드 생산을 가능케 하는 것이 다음 목표가 될 것입니다.
결과적으론 낸드 제조업체의 비용 절감과 수율 향상에 기여하게 될 것입니다.

3. Cryo 외 대안 기술(ALE, Hybrid Etch 등) 비교 분석

---

 

물론, 미세패터닝, 고종횡비 등을 위한 다른 대체 기술도 존재합니다.
따라서 "왜 하필 cryo인가?"라는 질문이 자연스럽게 떠오르더군요.
 
대체하기 위해선 공정의 유연성, 비용측면, 선택&정확도. 크게 이 3가지 측면에서 바라보아야 할 것이다.

1. Atomic Layer Etching (ALE)
2. Wafer Stacking + Shallow Etch 500단 + 500단 합치기
3. Hybrid Etch (Bosch + Cryo + Selective)

등등... 의 방법이 가능할 것 같습니다.
 
cryo와 비교해 보면,

• 1. 의 ALE는 원자 하나하나씩 깎는 공정법이다. 당연히 정확도와 profile이 압도적으로 높겠지만 압도적으로 느리고 대량화가 느리다.
• 반도체 산업에서 연구부문을 제외한 사업부문에 있어서 속도도 중요하다는 점이다.
• 2. 의 경우 n단과 n단을 합치는 방법이다. 단번에 1000단을 만들 수 있게 된다. 식각의 부담이 적을 수 있겠으나 웨이퍼의 bonding 오차나 접합이 제대로 안될 불량 가능성이 매우 높다.
• 3. 의 경우 보쉬->cryo->ALE&seletivity etch 단계로 dry, wet 식각을 결합한 신형 공정법인데 공정의 유연성이 좋고 etch rate 제어가 용이하겠지만 공정이 복잡하고 세팅 자체가 어려울 것이다. 즉 양산시 불안정할 것이다.

역시 그냥 세대를 높인 cryo를 쓰는 게 3가지 측면에서 우월할 것 같네요.
 
표로 정리해 보았습니다.

비교 항목	Bosch	Cryo	ALE	Wafer Stacking	Hybrid Etch
정밀도 / 수직도	⚪ 보통 (Scalloping 있음)	🟢 우수	🟢 가장 우수	⚪ 보통 (접합 영향 받음)	🟢 우수
Etch 속도 / throughput	🟢 빠름	⚪ 중간	🔴 매우 느림	🟢 빠름	⚪ 중간
공정 유연성	🟢 높음 (범용성)	⚪ 중간	🔴 낮음 (1~2nm 트리밍 한정)	🔴 낮음	🟢 매우 높음
장비 및 공정 난이도	🟢 낮음 (범용 RIE 기반)	🟡 높음 (극저온 필요)	🟡 높음 (세밀한 컨트롤)	🟡 높음 (alignment 문제)	🔴 매우 높음
양산성 / 안정성	🟢 높음	🟢 중간~높음	🔴 낮음	🔴 낮음	🔴 낮음
표면 품질	⚪ 보통 (scallop 존재)	🟢 매우 우수	🟢 매우 우수	⚪ 중간	🟢 매우 우수
적용 분야	MEMS, TSV, 일부 3D NAND	GAA, 3D DRAM, HBM TSV	Fin tuning, 2D 구조	3D NAND 일부	연구, 고정밀 Etch tuning

++ 25-10-29) 항목 구분이 빠져 수정했습니다.

 

표로 정리해서 보니 직관성이 좋네요.
 
딱 봐도 보쉬 공정이 대량화에 최적화되어있습니다.

그러나 현 ai 산업 부흥기 시대에서는 '대량화' 측면보다는 '높은 질'이 더욱 중요해졌습니다.
좋은 성능, 좋은 수율, 안정성이 세 가지를 중점으로 말이죠.
 
보쉬 공정만으로는 더 이상의 좋은 품질의 반도체 생산이 어렵다는 의미이며 더 나은 공정이 필요하다는 의미입니다.
 

4. 다음 글 예고

---

다양한 차세대 기술이 존재하고 그중 극저온 기술이 꽤나 빠르게 발전하고 있으며 가장 좋을 가능성이 높은 것을 알 수가 있었습니다.

그런데 과연 ai 발전이 지속적으로 이루어질까요?
아니라면 반도체 수요가 줄어 타격이 있을 수 있을 텐데 말이죠.

하지만 이 cryo etch 기술은 혁신적인 것은 분명해 보입니다.

다음 글 주제는 필자의 "개인 정리 및 공부 방향"입니다.

제가 이해한 핵심 내용과 생각,
Cryo Etch 이후 공부할 주제 (e.g., Etch Recipe 최적화, PID 실험 논문),
학생인 필자의 관점에서 본 장점·단점 총평을 할 예정입니다.
 

긴 글 읽어주셔서 감사합니다.