[Cryo Etch] Part 3. Cryogenic Etching의 원리와 등장 배경

[Cryo Etch] Part 1. Etching 공정의 개요와 Cryo Etch 공정의 재조명

[Cryo Etch] Part 2. Plasma Etching의 원리와 한계

[Cryo Etch] Part 3. Cryogenic Etching의 원리와 등장 배경

[Cryo Etch] Part 4. 산업 적용 사례 및 미래 전망

[Cryo Etch] Part 5. 개인 정리 및 공부 방향

[Cryo Etch] Part 6. 개인 정리 및 공부 방향 2

0. 복습

---

이전 글에서는 Plasma Etching의 정의, 플라스마 생성 과정, 그리고 식각 메커니즘을 중심으로 해당 기술의 장점과 한계를 살펴보았습니다.

플라스마 식각은 방향성(anisotropy)을 띈 정밀 식각이 가능하고, 해상도 높은 미세 패턴 구현과 프로파일 제어, 대량 양산 측면에서 우수한 공정 기술로 널리 활용되어 왔습니다.

그러나, AI 반도체와 같은 고집적·고성능 소자의 등장과 기술 경쟁이 가속화되면서 기존 식각 방식으로는 한계를 극복하기 어려운 상황에 직면하게 되었습니다.

이러한 배경 속에서, 1980년대에 처음 제안된 Cryogenic Etching 다시금 주목받고 있습니다.

왜 지금, 다시 Cryo Etch일까요?

1. 왜 Cryo Etch인가? (HAR, GAA, EUV 연계)

---

Plasma Etch 기술은 지난 30여 년간 반도체 식각 공정의 핵심 기술로 자리 잡아 왔습니다.  
정밀한 패턴 구현과 대량 양산에 유리하지만, 최근 AI 반도체, 3D NAND, GAA 등 고집적 구조의 등장으로 한계에 직면하고 있습니다.

이러한 기술적 요구에 대응하기 위해, 1980년대에 개발되었으나 상용화되지 않았던 Cryogenic Etching(극저온 식각) 기술이 다시 주목받고 있습니다.

1.1. Cryo Etch의 부상 배경

Cryo Etch는 초기에는 MEMS 소자나 연구용 목적에만 제한적으로 사용되었습니다.  
이는 공정 조건 제어의 어려움과 극저온 유지 장치 및 특수 가스 비용 때문이었죠.

그러나 최근, 3D NAND와 같은 고종횡비(HAR) 구조와 GAA 트랜지스터 구현을 위한 식각 기술의 한계가 드러나며, Cryo Etch는 다시금 현실적인 대안으로 주목받고 있습니다.

---

1.2. HAR 구조 대응 — 3D NAND 사례

3D NAND는 메모리 셀을 수직으로 적층하는 방식으로 용량을 확장합니다.  
이때 상단부터 하단까지 수직 채널을 깊게 뚫는 HAR(Higher Aspect Ratio) 식각이 핵심입니다.

• 현재 약 300단 → 약 50:1 수준의 HAR 필요
• 향후 1000단 이상을 위해선 더 높은 종횡비와 정밀한 식각이 필수

이에 따라, 높은 Etch Rate, 뛰어난 Selectivity, 우수한 Anisotropy를 제공하는 Cryo Etch가 적합한 해법으로 부상했습니다.

Lam Cryo™ 3.0은 ±0.1% 이내 균일도로 10 μm 깊이까지 식각 가능 → 1000단 3D NAND 공정 실현 가능성 내포.
 

참고자료:

Lam Research Introduces Lam Cryo™ 3.0 Cryogenic Etch Technology to Accelerate Scaling of 3D NAND for the AI Era

 

• 보호막 형성과 Self-Cleaning 메커니즘

저온 환경에서는 산소가 포함된 SF6 플라스마 가스를 사용하여 식각 대상인 물질 측벽에 SiOxFy 형태의 얇은 보호막(passivation layer)을 형성합니다. 낮은 온도로 SF6 가스 물질이 응축되어 벽에 붙어버린 거죠.
 
이 보호막은 화학 반응을 억제하여 수직으로의 식각을 가능케 합니다.
under cut을 예방하기도 하고요.

 

• 세척능력

식각이 끝난 후에는 온도가 상온으로 다시 돌아가면 이 SiOxFy은 다시 기화되어 가스로 돌아가 깨끗한 표면을 남깁니다. 별도의 세척공정이 필요 없기 때문에 효율이 높죠.

---

1.3. GAA 구조 대응 — MBCFET 사례

또한 집적도가 높아짐에 따라 미세패턴에 손상, 즉 막질을 변형시키거나 손상시키지 말아야 합니다.

GAA 구조는 channal의 4면을 gate가 감싼 형태입니다.
삼성전자의 경우 GAA 구조의 한 형태인 MBCFET을 독자적으로 개발하고 특허를 냈습니다.

3nm GAA 공정에 적용한 독자적 기술로,
FinFET 공정라인 일부를 활용할 수 있어 양산성, 성능 두 마리 토끼를 다 잡았다는 평가를 받고 있습니다.

출처:https://semiconductor.samsung.com/kr/news-events/tech-blog/3nm-gaa-mbcfet-unrivaled-sram-design-flexibility/

 
GAA는 FinFET 구조보다 정밀한 전류 조절 능력과 높은 전력 효율성을 지니고 있습니다.
하지만 구조가 어려운 만큼 매우 정밀한 식각 기술을 요구하죠.

램리서치는 high-selectivity 식각 장비는 이러한 GAA 구조 형성에 필요한 장비를 제공합니다.
다양한 거대기업에서 사용하죠.

---

1.4. EUV와의 공정 연계성

EUV(극자외선) 리소그래피는 미세 패턴을 형성하는 데 사용되는 최첨단 기술입니다. Cryo 식각은 EUV로 형성된 미세 패턴을 손상 없이 깊게 식각 할 수 있게 하여, 반도체 소자의 미세화 및 고집적화 트렌드를 함께 이끌어갑니다.

EUV가 2 나노, 3 나노급 메모리 반도체까지 적용될 수 있을 것이며, 이는 미세화된 구조를 식각 하기 위한 기술의 발전을 요구합니다

Cryo 식각 기술은 이 요구에 완벽히 부합합니다.
 

참고자료:

[영상] 반도체 EUV 얼마나 쓰일까? 리소그래피의 현재와 미래 - 전자부품 전문 미디어 디일렉

 

2. Cryo Etch의 동작 메커니즘

---

2.1. Selectivity와 온도의 상관관계

Figure 1. Etch rate comparison of silicon, photoresist, and SiO₂ as a function of temperature. As the temperature decreases below –100 °C, the etch rates of photoresist and SiO₂ significantly drop, while silicon remains relatively active — resulting in extremely high selectivity. 출처: Tachi, S. et al., J. Vac. Sci. Technol. A, 8(3), 1776–1780 (1990). Via MIT MTL Lab Network Archive (2020).

 
위 그림은 온도에 따른 etch rate 그래프입니다.

실리콘은 식각 대상이며 etch rate가 높을수록 좋습니다.
포토레지스트, SiO2 이 둘은 식각으로부터 보호대상입니다. 

 
즉, etch rate가 낮을수록 좋은 거죠.

• Silicon은 식각 대상 → Etch rate ↑가 유리
• PR, SiO₂는 보호 대상 → Etch rate ↓가 유리

이 그림에서 중요한 점은:

• 온도가 –100℃ 이하로 내려가면, 
• 실리콘은 여전히 반응성이 높고,   
• PR과 SiO₂는 식각 반응성이 급격히 감소합니다.
• 이로 인해 Selectivity(선택비)가 극단적으로 향상되며, R값(= 식각 깊이 / 언더컷 깊이)도 0에 수렴하여 매우 수직적인 식각이 가능함을 보여줍니다.

---

2.2. Cryo Etch의 실제 동작 원리

---

원리는 다음과 같습니다.

냉각된 웨이퍼에서 SF6나 O2 가스로 플라스마를 만들면 이온빔이 웨이퍼 기판을 때리게 됩니다.
이때, 이온빔이 충돌된 부분만 온도가 순간적으로 살짝 올라가 식각 반응이 일어나게 됩니다.

한 편으로 측벽은 여전히 냉각된 상태입니다. 화학적으로 원치 않는 변화가 거의 일어나지 않게 되죠.
즉, 보호막 역할이 되는 셈입니다.

따라서 Profile 제어, Selectivity, 대미지 억제 측면에서 탁월한 성능을 보입니다.

---

2.3. 공정 모니터링 – In-situ Interferometry

질문) 이 공정 과정을 어떻게 확인할까요?

Figure 3. Time-dependent laser interferometry signal during low-temperature plasma etch. Reproduced with permission from: Tachi, S. et al., J. Vac. Sci. Technol. A, 8(3), 1776–1780 (1990). Via MIT MTL Lab Network Archive (2020).

 
위 그림은 In-situ Interferometry를 사용하여 그래프로 나타낸 것입니다.

In-situ 공정 도중, 장비 안에서 실시간으로,
Interferometric 간섭계 기반 (레이저 간섭무늬를 측정),
Etch Monitoring / Endpoint Detection 식각이 언제 시작되고 언제 끝나는지를 감지하는 기술입니다.

막 두께 변화, 식각 진행률, 종료 시점(Endpoint) 등을
간섭무늬 변화로 실시간 감지해서 공정을 자동으로 제어함  
→ 특히 고정밀 식각이 필요한 GAA, HAR 구조, Cryo Etch에 필수적으로 사용됩니다.

결론은 "Seletivity"가 훌륭하다"라고 정리할 수 있습니다.
다른 공정 방식과 비교도 해봐야겠죠?

3. 기존 Bosch 방식과 비교: Scalloping/Etch 

---

극저온 식각은 대표적인 깊은 실리콘 식각 방식인 보쉬(Bosch) 공정과 비교하여 몇 가지 중요한 이점을 가집니다.
 
보쉬 공정이란 무엇일까? 대표적인 dry etch 방법인가?

---

3.1. 스캘럽(Scalloping)

Bosch 방식에서는 보호막을 바른 후 식각하고 또 보호막을 바르고 식각...... 하는 반복을 굳이 할 필요가 없다는 뜻입니다.
Bosch의 고질적인 문제인 scallop 현상도 일어나지 않아 매끄럽게 벽을 만들 수 있게 되어 연속 공정이 가능하게 됩니다.

출처:https://semiconductor.samsung.com/kr/news-events/tech-blog/3nm-gaa-mbcfet-unrivaled-sram-design-flexibility/

 
위 그림과 같이 Bosch Etching인 (a)는 SF6 플라스마 식각(등방성)과 C4F8 증착을 반복하는,
 
즉, Etch/Passivation  반복 공정으로 인해 Scallped wall이 형성됩니다.
 
이는 HAR 공정에서 Profile 왜곡과 Etch Rate의 저하로 이어질 수 있습니다.
추가로 C4F8 증착으로 반응기 벽에 잔여물이 쌓여 주기적인 세척도 필요하죠.

반면 (b)의 Cryo Etching 경우 -100°C의 극저온 환경에서 SF6/O2 반응 부산물이 측벽에 자연스럽게 응축되어 SiOx 보호층을 형성하고 별도의 Passivation 추가 공정 과정 없이 단일 단계(one-step process)로 진행되어 Scallping이 일어나지 않아 매끄럽고 수직적인 식각이 가능합니다.

---

3.2. 식각속도(Etch Rate)

램리서치의 Lam Cryo 3.0은 기존 유전체 공정 대비 2.5배 빠른 식각 속도를 제공한다고 합니다.
도쿄일렉트론(TEL)에서는 3배의 식각 속도를 달성했으며 33분 만에 10um 식각이 가능하다고 설명했습니다.
 
약 18 µm/min 이죠.

일반적인 Bosch Etching의 Etch Rate는 약 3–6 µm/min입니다. 정확히 3배네요.
고속 레시피에서는 18-22 µm/min까지 가능하지만  MEMS/TSV 공정 같은 곳에 한정됩니다.

---

3.3. 균일성(Uniformity)

일반적인 극저온 식각은 온도나 산소(O2) 유량 등 특정 변수에 매우 민감하여,
온도가 몇 도만 변해도 프로파일 기울기가 변할 수 있어 웨이퍼 표면 온도의 높은 균일성이 요구됩니다.

웨이퍼 후면 헬륨(He) 압력에 의한 웨이퍼 변형은 온도 기울기를 유발하여 균일성을 저해할 수 있습니다.

하지만 STiGer 공정(순환식 극저온 식각의 일종)과 같은 개선된 방식은 표준 극저온 식각 대비 더 넓은 온도 범위에서 기울기 균일성을 유지하며, 공정 반복성이 크게 향상됩니다.

STiGer(Sequential Time-Graduated Etching & Deposition) 공정은 SiF4/O2 증착 플라스마와 SF6 식각 플라스마를 번갈아 사용함으로 passivation 층을 강화합니다.
 

참고자료:
https://mtl.mit.edu/pipermail/labnetwork/attachments/20200406/761 a9376/attachment-0001.pdf? utm_source=chatgpt.com

---

3.4. 환경적 이점

극저온 식각 공정은 기존 방식 대비 실가스 배출량을 90% 이상 줄일 수 있고, 에너지 소비를 40% 감소시킬 수 있어 반도체 산업의 지속 가능성에도 크게 기여합니다.

---

3.5. 비용

Bosch는 C4 F8 가스를 식각에 사용하고 cryo는 SF6를 보통 사용합니다.
가스로만 따지면 cryo가 더 저렴합니다. C4F8은 지구온난화지수(GWS)가 높고 고가에 속하죠.

SF6은 비교적 저렴한 편에 속하며 환경적으로도 규제 가능성만 일단 존재합니다.
 
즉, 일단은 안전하다는 뜻이겠죠.

하지만 장비 환경 유지에 있어서는 cryo가 비쌉니다. 극저온 환경을 위한 냉각 시스템, 온도유지, 등의 비용이 추가될 것이기 때문에 종합적으로는 cryo가 Bosch 공정에 비해 비싸다고 볼 수 있습니다.

4. 결론

---

Cryo Etch는 극저온 환경에서 진행되는 Etch로 고 효율 비등방성, 고 종횡비를 보유하고 있으며,
Cryo Etch는 Bosch Etch 공정에 비해,

• 좋은 Etch Rate, HAR(고 종횡비), 크랙 없는 Profile 형성, 환경성, 정밀도 측면에서 우수합니다.

참고자료:

[人사이트]김태원 램리서치 식각부문장 “AI용 첨단 메모리, 극저온 식각 공정으로 대응”

 

5. 다음 글 예고

---

지금까지 살펴본 바, Cryo Etch는
고이방성, 고종횡비, 정밀한 식각, 환경성 등 여러 면에서 Bosch 공정보다 우수한 차세대 식각 기술임은 분명합니다.
 
하지만 모든 기술은 진화되거나 대체됩니다.
Cryo 조차도 모든 상황에서 완벽한 해답이 되지는 않을겁니다.
 
그렇다면 다음 질문은?

"Cryo는 어떻게 진화되었고, 되고 있는가?"
"Cryo를 사용하는 기업에서는 산업에 어떻게 적용할까?"
"앞으로의 반도체 스케일링 대응 전략은?"
"Cryo의 대안 기술은?"

 
다음 포스팅은 파트는 " Part 4. 산업 적용 사례 및 미래 전망 "입니다.
 

긴 글 읽어주셔서 감사합니다.