기술은 감각이다, 밀론 블로그
Part 2. 실무 실습 사례 1 Transistor Side Wall Oxide 최적화 평가 본문
0. 서론
이번 포스팅은 장비 전환 + 공정 개선 중심으로 다뤄진다.
목차는 다음과 같다.
- A사(47억) → B사(25억) 장비 대체 평가 시나리오
- Side Wall Oxide의 역할과 물성 분석 (TEM, CD, Etch rate)
- Wet vs Dry Etch 비교 및 Densification 개념
- Split Table 설계 및 결과 해석
핵심 키워드: 저비용-고효율 평가, WER·Shrinkage 데이터 해석, Anneal 조건
1. A사(47억) → B사(25억) 장비 대체 평가 시나리오
Transistor Side Wall Oxide 최적화 과제의 주된 목표는 FAB COM 개선이다.
공정 비용 비교(가정)
A사 장비 50억, 연 간 유지비 5억.
B사 장비 30억, 연 간 유지비 3억.
Sequence 1) issue는?
현재 Gate Side Wall Oxide(ALD) 공정에서 사용되는 A 장비의 단가 상승으로, 더 저렴한 B 장비로 교체해야 한다.
2. 평가 물성 분석 (TEM, CD, Etch rate...)
Sequence 2) 문제 파악 및 idea 공유
여기서 side oxide wall의 역할은 트랜지스터 구조에서 Extension Implantation이 정확하게 타겟팅되도록 하는 목적을 지닌다.
장비 교체를 결정하기 전에,
단순 가격 비교가 아닌 신규 장비로 증착된 물성 변화와 영향( 예: Oxide의 물성, Etch 반응성, Side Wall Thickness, Halo Implantation) 등 여러 요소들을 고려해야 한다.
즉, 요소 평가 과정이다.
Sequence 3) 관련 DATA 확보
ALD가 무엇인가? 원자 단위인 박막을 증착하는 공정을 말한다.
즉, 증착 공정이다.
따라서 관련 데이터는 다음과 같다.
가. Thkness : TEM, CD 측정을 통해 확인.
- TEM(Transmission electron microscope) - 깊이확인

- CD(Critical Demension) - 두께 확인. (Scanning Electron Microscope) 이미지를 형상화
나. Oxide 물성, Etch 반응성 : 장비 전환 후에도 식각 반응성이 동일한지 확인.
다. Halo Implantation의 영향 : 후속 공정인 이온 임플란트에 미치는 영향을 분석.
라. 최적 Concept 고민 : 기존 장비와 동일한 특성 구현을 위해 최적화된 공정 Concept 도출.
각 장비의 실험한 결과 데이터가 다음과 같이 도출되었다.
| 항목 | A | B |
|---|---|---|
| AS DEP | 150Å | 150Å |
| Wet Etch (BOE 20sec) 후 | 130Å | 110Å |
| ANNEAL (700℃ 1시간) 후 | 145Å | 140Å |
| Wet Etch Rate | 1Å/sec | 2Å/sec |
| Shrinkage | 3.3% | 6.7% |
다음과 같이 분석할 수 있다.
- Wet Etch Rate(WER)의 경우 B사 장비의 WER은 2 Å/sec로 A사 장비보다 2배 높다.
더 빨리 깎이고 있다는 의미인 동시에 B 막질이 더 무르다는 의미. - Shrinkage(수축률)의 경우 700℃ 1시간 Anneal 후 B가 A보다 3.4% 높아 Densification(고밀도화)가 되었을 가능성을 유추할 수 있다.
- Wet Etch(BOE 20 sec) 후 A사는 130 Å인 반면 B사는 20 Å 두께만큼 산화막이 더 식각 되었음을 알 수 있다.
그럼 이제 어떻게 해야 하나?
- Deposition 두께 상향: B 박막이 물러 WER이 크므로 증착 시간을 늘리거나, 식각 시간을 줄이면 된다. 또는 Anneal을 추가하면 된다.
- Anneal 추가 (Densification): 무른 특성 개선과 밀도화를 시키기 위해 어닐링 공정을 추가한다. 그럼 무른 특성이 개선된다.
어닐링은 막질을 단단하게, 불필요한 가스를 빼내며(Outgassing) 불안정한 결합을 피복(Passivation)하고 Implant로 인한 격자손상을 안정화하는 동시 이온을 활성화(Ion Activation)시키는 목적도 가진다. 아주 대단한 친구다. - Shrinkage 개선: Shrink가 많이 되었다면 Dep을 좀 더 한다. 그릭 Anneal 하면서 Shrink가 많이 되었다는 의미는 Densification이 많이 되었을 테니 etch 공정은 기존 조건이랑 비슷하게 가져가면 된다.
이제 이 정보들을 바탕으로 실험을 계획하면 된다.
3. 실험 계획(Lot Assgin 후 평가)
Split Table 설계 및 결과 해석
- 증착 두께 상향: (B) 150 Å, (B) 170 Å, (B) 200 Å 조건 분할.
- Etch 시간 단축: BASE 30초 대비 25초 또는 20초로 단축.
- 열처리 (Thermal Anneal) 추가: 500°C 2시간 또는 1100°C SPK (Spike RTP) 조건 분할. 이는 SIMS 데이터상 Ion 확산이 일어나지 않는 온도를 선택하여 전기적 특성 변화 위험을 최소화하기 위함.
- 세정 (CLN) 추가: CLN HF - 2초 조건 추가.
최적화 방안:
| 최적화 항목 | 근거 이론 및 목적 | Split 조건 예시 |
|---|---|---|
| 증착 두께 상향 | 두껍게 증착하여 Etch 시 손실 두께를 보완 | B 공정 기준: 150Å, 170Å, 200Å |
| Etch 시간 단축 | Over Etch 및 Profile 손상 방지 목적 | BASE 30초 대비 25초, 20초로 조건 분할 |
| 열처리 (Anneal) 추가 | Anneal로 Densification 및 물성 강화 및 Ion 확산 방지 목적 | 500℃ 2시간 Furnace Anneal- 1100℃ Spike RTP (SPK) |
| 세정 (CLN) 추가 | HF 기반 세정으로 불순물 제거 및 표면 정돈 | CLN HF 2초 조건 추가 |
이런 식으로 짤 수 있을 것이다.
필자의 학습, 주관 이 주를 이루기 때문에 글이 다소 불친절하고 일부 빈 부분이 느껴질 수도 있습니다.
궁금한 게 있으시면 댓글 달아주세요.
성심성의껏 답하겠습니다.
긴 글 읽어주셔서 감사합니다.

'반도체&기타 경험 > 공부' 카테고리의 다른 글
| Part 3. 실무 실습 사례 2 Hydrogen Passivation을 활용한 Cell Current 개선 (0) | 2025.11.03 |
|---|---|
| Part 1. 반도체 엔지니어, 무슨 일을 하는가 (0) | 2025.10.19 |